吴政达 博士  三星电子总监

吴政达博士目前于韩国三星电子半导体业务部门先进封装（AVP）业务团队的BD Team担任Director一职。加入三星电子之前，吴博士于成都奕斯伟系统集成电路有限公司服务，担任首席技术官（CTO）。此前，他也曾于中芯长电及台积电等公司担任重要职务。 他于英国牛津大学（Oxford University）获得无机化学博士学位（2014），并分别于台湾大学（2006）及中兴大学获得化学工程学硕士及学士学位（2004）。 因为在半导体先进封装的贡献，吴博士也获颁了包括2018年江苏省双创人才、2019年无锡市太湖人才、2021年成都高新金熊猫人才C类、SEMICON China中国国际半导体技术大会（CSTIC 2022）优秀年轻工程师一等奖等许多荣誉。 吴博士拥有许多著作，其中包含了14篇期刊论文和会议论文，总引用次数达660次以上、H-index为11；此外，他还获得144篇中国专利及40篇美国专利。

演讲摘要：

With the ever-increasing demand for computing performance for mobile, IoT, AI, Big Data and automotive applications, the need for new solutions is growing due to the slowdown of Moore's Law and computing power solutions. Chiplets and advanced packaging are the key platforms to enable higher bandwidth and density for HPC and AI systems. This presentation will discuss how advanced packaging is enabling next generation computing and communication.

王 玮 教授 北京大学

王玮，2005年于清华大学航天航空学院获博士学位，导师过增元院士，之后加入北京大学信息科学技术学院和微米/纳米加工技术国家级重点实验室，现任微米纳米加工技术全国重点实验室主任、北京大学集成电路学院副院长、先进技术研究院副院长（挂职），是微米/纳米加工技术国家级科技创新团队学术带头人、入选了国家卓越青年基金项目。主要开展微机电系统、聚合物微纳加工方法、临床微纳系统相关研究，发表SCI检索期刊论文100余篇，领域顶级国际会议50余篇，授权、申请发明专利及软件著作权50余项，包括美国专利3项。担任微机电系统领域顶级国际会议IEEE MEMS‘2015、‘2016、Transducers‘2019的执行技术委员会委员，微纳流体前沿国际会议’2015共同主席；担任多个应用中心、重点实验室学术委员会主任或委员；担任Microfluidics and Nanofluidics、Microsystems& Nanoengineering等多个国际、国内期刊的副主编、编辑等。

演讲摘要：

针对Chiplet先进封装中高密度互连的需求，开展亚微米精度下的芯粒埋置重构晶圆工艺研究，低损伤高平整度的聚合物平坦化工艺研究，以及多应用场景的高密度硅基扇出布线工艺研究，突破了超薄晶圆（<50μm）的低应力减薄、高精度（±2μm）无损化切割问题，亚微米精度（<0.5μm）下的芯粒埋置问题，超低孔隙率（>95%）的高深宽比埋置缝隙聚合物填充问题，超低TTV（<1μm）的重构晶圆表面平坦化问题以及多层高密度的互连布线问题，实现了芯粒埋置后的多层2μm/2μm线宽/线距硅基扇出布线工艺技术，有望应用于Chiplet先进封装技术。

演讲大纲：

（1） Chiplet技术及其应用，封装难点

（2） 埋入式硅基扇出多层布线工艺方案

（3） 总结展望

蔡琳玲 赛默飞世尔科技（中国）有限公司  业务拓展经理

蔡琳玲，拥有10多年的电镜技术支持的从业经验，具有坚实的显微镜理论基础以及丰富的实际应用经验，对于电镜产品如何助力于逻辑、存储、化合物半导体、封装以及面板类产品的研发以及良率提升有着持续和深入的研究，对于半导体工业各类样品的的失效分析方法都非常熟悉。基于丰富的应用经验，可以为不同行业的客户提供相适应的电镜解决方案。

演讲摘要：

源于更薄更小集成度更高的IC产品的需求，先进封装的复杂性与日俱增。随之而来的就是工艺挑战和缺陷分析的复杂性。为了解决这些缺陷问题，从而提高良率并解决客退问题，就需要更高效的失效分析手段来定位和分析缺陷。赛默飞提供了完整的电性失效分析（EFA）到物性失效分析（PFA）的失效分析解决方案。热定位成像是被市场认可的锁定失效点的无损检测技术。而双束电镜可以高效精确的加工到样品内部的缺陷并通过SEM进行高分辨的观察解析，还可以以纳米级精度对于局部区域进行3D重构，精准分析失效和工艺问题。此报告重点分享了赛默飞的热定位成像设备、双束电镜以及SEM电镜设备在先进封装行业的失效分析应用案例。

演讲大纲：

先进封装的失效分析挑战/赛默飞针对封装产品检测分析的产品方案/产品特点与案例简介。

姚大平 博士  江苏中科智芯集成科技有限公司董事长、总经理

姚大平博士是江苏中科智芯集成科技有限公司的创始人，目前担任公司董事长兼总经理。中科智芯公司成立于2018年3月，落地在江苏徐州经济技术开发区。姚大平博士于2017年6月回国，入职华进半导体封装先导技术研发中心有限公司，2017年受聘为江苏省产业研究院集萃（JITRI）研究员。在华进半导体工作期间，致力于多项先进封装先导技术的研发和应用，其中主要集中在开发与完善晶圆级扇出型封装技术路线、和实施该技术的产业化方案。在回国之前，姚博士任职于美国应用材料公司二十多年，一直从事与集成电路芯片制造相关的工艺制程、工艺集成和工艺设备的研发和产业化工作。姚大平毕业于美国伊利偌大学，获得材料科学与工程博士学位。

演讲摘要：

在人工智能、万物互连、高性能计算等电子器件应用里，业界需要使用芯片级相关的先进封装技术，为终端用户提供最优化解决方案。新型先进封装技术，从平面多芯片扇出到三位立体集成相关的异构集成，成为未来业界发展的方向，由于其设计与制作的灵活性与高可靠性，应用场景日益拓展。由各种工艺的重布线、转接板、镶嵌导电桥等信号互连技术使得来自不同制造技术代、不同功能的多颗芯片、甚至模块可以混合封装成一体器件。三维堆叠系统集成技术基于异构混合键合与制作技术促进多芯片系统异构集成受到广泛重视，一致认为是实现超越单一片上系统（SoC）性价比的更优方案。

演讲大纲：

    1. 异构集成封装技术特点与发展简介

    2. 与异构集成相关的主要技术与特点

    3. 典型的异构集成系统介绍

    4. 总结

Richard Rao 博士  美国迈威尔科技资深首席工程师

Richard RAO博士目前是Marvell的资深首席工程师，也是IEEE的高级成员。在加入Marvell之前，他是Microsemi (Microchip) Corp .的研究员和Ericsson Inc.的顾问工程师，他的职责包括开发先进电路、封装和芯片倒封装交互的可靠性流程设计。Richard RAO博士是IEEE-EPS(电子封装协会)可靠性技术委员会主席，并共同主持了IEEE异构集成路线图的可靠性路线图。同时，还是IEEE-REPP(电子和光子学封装可靠性)研讨会的总主席和技术项目主席，并担任IEEE-IRPS(国际可靠性物理研讨会)的技术委员会主席。

Richard RAO博士，获取了中国科学技术大学固体材料力学博士学位，美国西北大学博士后研究员，研究方向为先进集成电路可靠性失效机理。在加入Marvell之前，曾在学术界和工业界担任可靠性物理和工程的高级技术职位。曾任中国科学技术大学副教授、新加坡国家科学技术委员会研究员。

张国平 教授  深圳先进电子材料国际创新研究院，中国科学院深圳先进技术研究院研究员

张国平，男，汉族，中共党员，研究员，博士生导师，“国家高层次人才特殊支持计划”青年拔尖人才，广东省“特支计划”领军人才，IEEE高级会员、ICEPT技术委员会委员、中科院青年创新促进会会员。现任中科院深圳先进技术研究院材料所副所长，深圳先进电子材料国际创新研究院副院长，集成电路材料全国重点实验室副主任。本人长期从事集成电路先进封装材料领域研究工作，聚焦晶圆级封装关键材料的研发及应用，获深圳市科技进步奖二等奖。先后承担参与国家、省、市等重点科研任务10余项，发表SCI和EI收录论文100余篇，申请专利60余件，获得授权专利20件/国际PCT专利2件，实现专利转移转化5件。创立深圳市化讯半导体材料有限公司。

演讲摘要：

随着摩尔定律趋缓，加速部署先进封装技术以满足高端芯片在集成化、多功能化和低成本方面的需求势在必行。深圳先进电子材料国际创新研究院致力于先进电子材料的核心技术突破、技术创新引领，目标建成国际领先、“无可替代”的平台。凭借10多年的研发投入和技术积累，在集成电路先进封装关键材料方面能够提供系统解决方案。特别是，研究团队所开发的耐高温临时键合材料已广泛应用于晶圆级封装、2.5/3D封装和异构集成等先进封装领域。本次演讲主要介绍我们团队最近开发的耐高温临时键合/解键合材料（WLP TB5160/WLP LB601），该材料具有优异的耐腐蚀性、耐温可达400°C、满足室温键合的高产能要求、与激光/机械剥离法兼容等优点，适用于半导体行业的高温和高应力应用。

演讲大纲：

    1. 耐高温临时键合技术

    2. 耐高温临时键合材料

    3. 电子材料研究所（SIEM）简介

    4. 深圳化讯半导体公司简介

达宁 博士   肖特玻璃科技（苏州）有限公司中国资深运营经理和半导体业务负责人

Dr.-Ing. Ning Da graduated from the University of Erlangen-Nuremberg, Germany. He has nearly 20 years’ experience in the field of glass, glass ceramics and other brittle materials. He joined Schott Glass in 2013, and has been deeply involved in the technology research & development, and application of glass materials in the fields of consumer electronics and semiconductor industries. Currently, he is mainly responsible for the production and operation of SCHOTT glass wafers and related semiconductor technology products, as well as the promotion and application in the Chinese market. He has published more than 30 academic papers and applied for more than 10 PCT patents on glass materials and their applications.

Speech Description:

SCHOTT is a multinational high-tech company specializing in the field of special glass and glass-ceramics. With more than 130 years of material accumulation and technology development, we provide a wide range of high-quality products and solutions, and assist customers in many industries to achieve incessant success. SCHOTT is an innovation driver in many industries, such as semiconductor, medicine, household appliances, consumer electronics, optics, life sciences automotive and aviation. Especially, the glasses provided by SCHOTT are widely used in the fields of 3D imaging and sensing, MEMS and wafer level packaging, etc.

In the more than Moore era, with the development of the chiplet technology, the integrated circuit industry has put forward higher and higher requirements for chip types, quantities, high density, and integration. As an ancient material, glass is gradually favored by chiplet technologies for its excellent optical properties, stable chemical & thermal resistance, and customizable expansion coefficient & thickness. SCHOTT is continuously developing glass materials with various properties according to the needs of the global market, and fabricating glass wafers, carrier plates, or TGV of required specifications to meet the needs of current integrated circuit development. This speech mainly introduces that SCHOTT can offer large-scale mass-produced glass wafers and substrate materials with a wide range of thickness from 0.03 to 20mm or above. In addition, warpage, thickness tolerance, and TTV are all strictly controlled. Depending on the application, the glass wafers could be offered with various coefficient of thermal expansion (CTE) range from 3.2x10-6 to 9.4x10-6/ºC upon request. The speech also makes an in-depth explanation of the properties and performance of glass materials that affect the chiplet processes, so as to assist the development of chiplet industry.

Speech Outline:

    1. SCHOTT – Company overview

    2. Glass and Melting

    3. Schott glass wafers and panels

    4. Schott glass circuit 

韩政 JSR上海公司的销售部高级经理

韩政，JSR上海公司的销售部高级经理。目前的致力于为WLP/PLP和PCB行业的下一代先进封装的发展。今天，他将介绍用于高级封装的电镀光刻胶和光成像电介质的发展现状和路线图。此外，他还将介绍用于PCB行业的新型低Df聚合物。

课程摘要：

本次演讲内容主要包含对于先进封装工艺中使用到的电镀光刻材料的介绍。随着先进封装技术的不断向前发展，RDL工艺和铜凸块工艺的技术难度越来越高，从而对电镀光刻胶的技术能力也提出了更高的要求。性能优异的电镀光刻胶可以有效解决先进封装电镀工艺中的一些难点。

可成像绝缘膜材料一直是先进封装中的重要材料，低残余应力、低收缩、低介电损耗和良好的光刻性能也一直是业内关注的重点方向。

CCL业界在开发高速高频材料时，往往需要引入新型低Df聚合物。合适的材料能使开发事半功倍。

课程描述：

随着先进封装技术的发展， RDL的重要性越来越大。先进封装中的RDL不仅适用于制作bond pad或将互连区域扩展到芯片之外，还适用于高密度芯片之间的连接。此外，先进封装需要高铜凸块来制造封装上封装（PoP）结构。我们为RDL和PoP开发了先进封装所需的新型电镀光刻胶和介电材料。光刻胶（PR）在溅射铜上表现出优异的耐化学性、良好的涂层性能和高高宽比的良好光刻性能。我们的光成像电介质（PID）表现出低残余应力、低收缩、低介电损耗和良好的光刻性能。此外，我们一直在为PCB行业开发新型低Df聚合物，以进一步促进不断发展的先进封装技术。

课程大纲：

    1. 简介

    2. 用于先进封装的电镀光刻胶

    3. 用于先进封装的可成像电介质

    4. 用于PCB行业的低Df聚合物

刘子玉 博士 复旦大学 

刘子玉，复旦大学微电子学院教授，硕士生导师。香港城市大学电子工程系博士后，清华大学微电子所博士，吉林大学材料科学与工程学院本科。从事先进封装、三维集成等方向11年，主要研究先进封装技术，包括2.5D/3D集成、晶圆级封装、系统级封装的设计、模型、工艺、机械/热/电仿真等，特别是在高密度互连键合技术、硅通孔技术、三维无源器件工艺、模型及仿真等方面进行了诸多创新性探索。目前在国内外顶级封装会议（ECTC、ICEPT等）、顶级封装期刊（TED等）发表学术论文50多篇，申请/授权封装方面相关专利22项，在研的省部级以上的项目3项，横向项目1项，参与1项国家重大专项02专项，并与多家国内知名封装企业保持合作关系，如华为、通富、华进半导体等。   

王谦 博士 清华大学

王谦，2001年1月于清华大学获得博士学位，先后在东京大学先端科技研究中心、日本物质材料研究机构、韩国三星综合技术研究院、三星半导体中国研究开发有限公司等研究机构进行先进封装互连技术及可靠性、MEMS封装与测试技术、微系统封装及可靠性分析的研究工作。2010年3月开始在清华大学工作。研究方向主要包括：系统级封装、MEMS封装、晶圆级封装、三维集成、芯粒集成、异质异构集成等先进互连与封装技术、纳米互连与集成技术及封装可靠性与失效分析等。

演讲摘要：

混合键合是应用于Chiplet集成和数据密集型应用（如数据中心、高性能计算（HPC）和人工智能（AI））的超高密度互连关键技术。通常，它可以通过芯片到芯片（C2C）、晶圆到晶圆（W2W）和芯片到晶圆（C2W）的混合键合来实现。考虑到芯片产能问题，C2C混合键合将不会应用于大规模量产。W2W混合键合也由于相似芯片尺寸和良率的问题而受到限制。C2W混合键合可以灵活地组装不同尺寸的芯片，因此适合Chiplet集成，将成为主流。然而C2W混合键合工艺复杂并面临若干挑战，诸如由于切单颗芯片而产生的颗粒和污染物问题、更高精度拾取和放置的要求、Cu/电介质表面形貌的控制、金属焊盘凹陷和键合表面平坦化的CMP工艺要求。由于上述严格的工艺要求，导致了C2W混合键合的工艺窗口较窄、产能有限。

为了解决上述问题，缩短C2W混合键合时间和退火工艺时间，以提高键合产能，我们提出了一种用于Chiplet集成的C2W混合键合新方案：利用突起的Cu焊盘在200℃的低温和30MPa的键合压力下实现Cu/SiO2混合键合，键合时间缩短至5分钟，并在每个芯粒混合键合到晶圆上之后，将整个圆片在200℃的温度下退火30分钟。传统的Cu/SiO2混合键合的键合机理是首先将SiO2预键合，然后通过键合后的退火工艺使Cu焊盘膨胀，进而实现键合互连。相比之下，本研究在整个Cu/SiO2混合键合过程中，首先将突起的Cu焊盘连接，并通过温度和压力将其压平，从而放宽了对CMP和表面处理工艺的严格要求，也减少了键合后的退火时间和温度。键合时间和温度的降低有助于提高C2W混合键合的产能。本文阐述的混合键合方案可以为面向Chiplet集成的低温窄节距C2W混合键合提供新的思路。

龚 里 博士   苏斯贸易（上海）有限公司总经理

龚里博士就学于德国Erlangen-Nuernberg大学, 获材料学硕士。此后加入德国夫琅霍夫集成电路研究所。工作的领域是半导体生产工艺技术和测量方法。在专业杂志和国际会议上发表了20多篇学术论文。获Erlangen-Nuernberg大学电子工程学博士学位。在从事了多年教学科研工作后，于1994年底加入SUSS MicroTec公司。从2001年至今任SUSS中国公司总经理。在半导体工艺和设备领域里积累了丰富的经验。

演讲摘要：

3维封装，特别在14纳米以下受限制的情况下，是特别重要的技术。用它可以用14纳米技术生产的芯片通过3维的堆叠达到更高的集成度。这样的工艺需要非常好的对准精度和成品率。苏斯作为这个领域里领先的设备公司投入了大量的资源。本文介绍我们在这方面取得的一些结果。

陈 云 先生 盛美半导体设备（上海）股份有限公司销售经理

陈云，本科学历，2014年-2018年就职于华润上华科技有限公司，负责前道track工艺调试、优化，2018年加入盛美上海至今，先后负责先进封装湿法设备工艺研发及调试、先进封装湿法及电镀设备技术销售等工作，目前是盛美上海先进封装及第三代半导体市场销售负责人，在前道制程、先进封装领域拥有8年以上半导体工艺及技术销售经验。 

演讲摘要：

在芯片堆叠密度不断增长及多芯片整合的需求下，HDFO、2.5D/3D等更先进的晶圆级封装技术在国内先后推出，相关设备的要求不断提高。盛美上海已成功解决大翘曲晶圆在传输和工艺夹持中的难题，成功开发了高速电镀、特殊控制搅拌桨、六元合金弹性触点等先进单片式电镀技术/专利，在提高电镀沉积速率的同时较好的控制了电镀均匀性，银含量等参数，保证品质的前提下有效帮助客户提升产能。此外，盛美上海还提供匀胶、显影、去胶、腐蚀及清洗等全套先进封装湿法设备解决方案。

演讲大纲：

标题是先进封装设备技术与提升方案，主要内容封装领域匀胶、显影、去胶、腐蚀及清洗设备技术方案，电镀设备在大翘曲晶圆传输方面以及工艺夹持中的难题解决、电镀工艺表现提升，以市场需求开发新应用技术为目标作为展望。

田忠 成都电子科技大学

樊海波 博士 香港安世半导体高级首席工程师

Dr. Haibo Fan, working as Senior Principal Engineer in Packaging R&D-Advanced Material Technology and Modeling, Nexperia Hong Kong. He got his PhD degree from Hong Kong University of Science and Technology (HKUST), then worked in HKUST, Philips LED lighting global R&D Center, NXP Hong Kong and Nexperia Hong Kong with 20+ year experience on simulation, and 15-year industry experience on design and reliability; He authored or co-authored more than 50 peer-reviewed technique publications, published 2 books and 3 book chapters.

Course Description:

 Simulation Driven Product Design and Development for Robust Power Package

 The design of power packages with both high efficiency and high-power density performance while maintaining the highest possible reliability is a challenge. However, there are a lot of reliability concerns, like delamination, die crack and solder crack etc. in power package, design optimization is needed to lower risk as possible. At same time, more strict requirement is addressed by customer to meet high requirements for application of automotive products. Therefore, a well understanding of factors causing these concerns can help drive design and process optimization for more robust package designs.

 Numerical modeling can play as a virtual prototype to predict the concern during assembly processes and extensive reliability testing for design and process optimization in automotive electronic, portable power electronics and high-power module. A simulation-driven design for manufacturing approach delivers manufacturability insights directly for early risk assessment to minimize some risks, like delamination, die crack, package crack, solder fatigue etc. for design and process optimization, helping bring products to the market as early as faster.

 In this talk, challenge in design and reliability from die level to board level will be discussed and several cases are demonstrated to show how designs are driven by simulation to achieve robust power package designs. Application of simulation AI-enabled simulation on semiconductor process and reliability will be discussed based on a methodology with a combination of machine learning and finite element analysis (FEA) as well.

张 靖 博士  贺利氏电子中国研发总监

张靖博士，贺利氏电子中国区研发总监。张靖博士毕业于荷兰代尔夫特理工大学，专注于高功率电子封装工艺以及可靠性的研究。2017年，张靖博士加入德国贺利氏，研究领域主要集中在第三代半导体器件先进封装技术与可靠性评估方面。迄今，张靖博士领导或参与的国内国际研发项目超过30项，经费超过9000万元，作为第一负责人主持的项目经费超过4000万元。多项项目成果已被应用到相关产业当中，包括新能源汽车，高铁，半导体照明等。迄今已发表论文超过20篇；学术专著1篇；受邀国际学术会议大会报告9次。张靖博士任IEEE封装学会（EPS）荷比卢分会首任创会主席，国际宽禁带半导体技术路线图委员会（ITRW）执行秘书，并任封装分会委员。张靖博士同时担任上海碳化硅功率器件工程技术研究中心技术委员会委员，第三代半导体创新产业联盟青年委员会委员，中国第三代半导体路线图委员会封装分会委员，纳米烧结材料标准制定委员会成员。张靖博士现为复旦大学校外硕士研究生导师。

演讲摘要：

Die Top System：用于SiC 器件封装互连的革命性解决方案

随着碳化硅功率器件在许多领域的应用明显加速，以实现更高的功率密度和开关频率，市场亟需合适的封装材料和解决方案来最大限度地提升此类器件的优势。封装的一项关键工序做芯片上表面的互联。然而，对于碳化硅模块来说，传统铝线键合线在载流能力，导热能力和可靠性方面已经逼近其极限。另一方面，基于Die top system（DTS）技术的铜线键合可实现牢固可靠的互联，并且提供更高的电流能力和可靠性。本场演讲将详细介绍DTS技术此外，以展示该解决方案如何最大限度地提升热, 电性能和宽禁带器件的可靠性，以及最多能提高至什么水平。

Chuantong CHEN 教授  日本大阪大学

Chuantong Chen, received the master's degree and Ph.D degree in mechanical engineering from Nagoya Institute of Technology, Japan, in 2012 and 2015, separately. From 2016 to 2019, he was an assistant professor at Institute Scientific and Industrial Research, Osaka University, Japan. He became to an associate professor in Osaka University from 2020. His research interest includes lead-free soldering, Ag sinter joining, Nano-joining, 3D packaging, and power electronics packaging. Prof. Chen was a recipient of some awards and honors including the IEEE ICEP Outstanding Technical paper Award in 2023, and the IEEE CPMT Japan Chapter Young in 2019. He has published including IEEE T Power Electr, Acta Mater, Scripta Mater, Appl Phys Lett, more than 100 journal papers and about 70 conference papers in above fields. He also applied and obtained 15 Japanese and international patents, including 3 US patents. Prof. Chen serves as technology committee member of IEEE ICEPT from 2020, and serves as the committee member of Kansai branch of the Japanese Electronics Packaging Society from 2020, and also a committee member of International standardization for the third-generation semiconductor packaging substrate material, interconnections, heat conduction evaluation system and equipment in Japan from 2018.

Speech Description: 

SiC and GaN have a wider band gap than Si, and they are able to withstand both high-temperature and high-frequency operation. The SiC and GaN can reduce power loss and overall downsize the power electrical equipment. Operation temperature of SiC power modules may achieve above 250℃ due to higher power application. Silver (Ag) sinter joining is becoming an important interconnection technology for die attach in power electronics. It exhibits superior process ability, high-temperature resistance and long-time durability to traditional connection methods such as solder joining or conductive adhesive joining. Massive works have demonstrated Ag sinter paste is capable to achieve a robust and reliable die attach on DBC substrate under a mild sintering condition (pressure-less, low temperature and atmospheric sintering). However, Ag sinter joining is also facing some huge issues, for example, high price especially for the Nano-Ag paste, excessive interfacial stress and reliability problems caused by the large mismatch of CTE (thermal expansion coefficient) between SiC, and the problem of coarsening of microstructure of sintered Ag paste caused by thermal migration during high temperature. In this presentation, we will summary the Ag sinter joining and propose some new die attach technologies to achieve for the low material cost and high reliability in high temperature of SiC power modules.

Die attach technologies such as Cu sinter joining, Ag-Si composite sintering, and Ag-Cu composite sintering will be introduced for the high temperature application with a properties of low-cost, low-CTE and high reliability.

The bonding quality and bonding mechanism will be also introduced for a comprehensive understanding of SiC power modules beyond Ag sinter joining.

Outline:

    a. The background of SiC power modules and required die attach materials

    b. Ag sinter joining technology and its reliability issues

    c. Development of Cu sinter joining technology and apply for SiC power modules

    d. Emerging Cu-Ag sinter joining technology for bare Cu in air condition sintering

    e. Low-cost low-CTE and high reliability Ag-Si composite paste 

王宾 教授  清华大学

王宾，清华大学电机系副研究员，博士生导师，IET FELLOW，石河子大学绿洲学者特聘教授，绿色能源与电力安全北京市国际科技合作中心副主任，IEEE 中国区变电站专委会副主席兼秘书长。长期从事交直流混联电网故障分析与安全防御、基于人工智能的电网健康诊断与因果分析等方向的教学和研究工作。主持中国科协国际科技组织事务专项、国家自然科学基金等纵向项目18项，获2017国家技术发明二等奖及北京市、陕西省、吉林省、福建省、中国电力科技奖等省部级一等奖8项。

演讲摘要： 

介绍承载高比例新能源的交直流混联电网安全保障需求，技术挑战。分别从输电网、配电网两个层面，介绍了相关的故障分析、故障检测、继电保护、故障测距、智能运维等关键技术。

梅云辉 教授  天津工业大学电气工程学院常务副院长

梅云辉，天津工业大学电气工程学院，教授、博导、电气工程学院常务副院长。长期从事电力电子器件封装与可靠性研究，近年主持国家“优青”，天津市“杰青”，国家基金项目、国防预研项目、“慧眼行动”项目、航空基金、华为、蔚来汽车、汇川技术等企业合作项目近30项，参与国家基金重点项目、863项目等。担任中国电源学会理事、元器件专委会副主任、IEEE Senior Member、《电源学报》编委、天津市电源学会副理事长等。发表学术论文140余篇，其中SCI论文收录97篇，授权发明专利27件，曾获IEEE CPMT Young Award（电子封装学会优秀青年奖）、中国电源学会技术发明奖一等奖（第一完成人）、中国电工技术学会技术发明奖一等奖（第一完成人）、天津市技术发明奖一等奖（第二完成人）、教育部霍英东教育基金高等院校青年科技奖、电工技术—正泰科技奖、IEEE国际电力电子年会APEC Best Presentation Award、国家第三代半导体产业技术创新战略联盟(CASA)“特别贡献奖”等。

陈光雄  先生  日月光集团 工程资深副总

陈光雄，目前担任日月光中坜厂工程发展中心资深副总经理，领导研发团队在先进封装中不断创新，并推进与客户合作。陈副总在半导体封装制造领域深耕30多年，致力于封装技术、MEMS传感器、晶圆凸块、倒装芯片封装、先进封装以及系统级封装SiP解决方案。

陈维恕 博士  夸泰克（广州）新材料有限责任公司副总经理

陈维恕博士1997/10/1-2002/10/1任职中国台湾工业技术研究院设备工程师及负责半导体逻辑集成电路设备维护。2002/11/1-2003/10/1任职台湾锌宝科技股份有限公司技术经理负责红光及蓝光OLED元器。2003/11/1-2017/10/1任职台湾工业技术研究院研发课长及经理负责建设相关300mm工艺。2017/11/1-2019/10/1任职比思科股份有限公司(韩国)，负责半导体量产前后段干式光刻胶剥除机工艺建置及认证。2019/11/1-2020/10/1任职山东职业学院铁道供电与电气系正教授，负责电子技术教学与半导体相关课程。2020/10/1到本公司广州总部就职夸泰克副总经理至今。负责公司高端电子级旋涂化学品材料车间建置及量产产品项目开发。

演讲摘要：

用于半导体或显示光学器件的高反射率绝缘层保护膜是由高折射率含金属绝缘层和低折射率含硅绝缘层重复重叠涂覆而成的布拉格反射结构。本文报道了超低折射率自旋玻璃(SOG)封装绝缘层材料的制备工艺、烘烤工艺、表面活性剂配方的优化、空气老化对涂层缺陷的影响以及过滤SOG溶液对膜表面微尘的影响。本文报道的SOG的最小折射率(n)可低于1.2@633nm波长，最佳烘烤工艺为低、中、高温烘烤三步，分别为80℃/150℃/300℃。表面活性剂的最佳料重比为1个基本单位。隔离空气中的水和/或氧气可以消除自旋涂层缺陷。过滤液体后，消除膜表面的细粉尘。目前该材料的SPC数据已经达到量产规格。

演讲大纲：

1.介绍半导体超低折射率旋涂玻璃(Ultralow-RI SOG)之应用，2. Ultralow-RI SOG的制造程序，3. Ultralow-RI SOG烘烤及固化程序，4. Ultralow-RI SOG表面活性剂优化配方，5. 药液老化对Ultralow-RI SOG微尘及旋涂缺陷的影响，6.药液过滤对于微尘降低的效果。

阮文彪 博士 厦门云天半导体科技有限公司研发总监

阮文彪，中科院博士，电子学与固体电子学专业，现任厦门云天半导体科技有限公司研发部总监，负责玻璃通孔(TGV)、扇出型封装(WL-FO)、晶圆级封装技术、玻璃基高频器件等工艺研发。先后在中芯国际集成电路制造有限公司、中国科学院微电子研究所、北京地太科特技术有限公司任职。2010年在中科院微电子研究所被聘为副研究员，开展65纳米及以下集成电路制造工艺建模和可制造性设计方法学研究，参与和完成多项国家重大专项课题研究。发表文章10多篇，申请专利18项。

演讲摘要：

    应用基于先进的集成电路制造工艺的IPD(集成无源器件)，相比传统的无源器件具有以下优点：体积明显减小，更加轻薄，高性能且一致性更好，成为射频系统小型化、高集成度要求的有效方案。云天半导体成功开发了国际领先的基于玻璃基的TGV制造技术，研究高深宽比TGV填充技术，具备多层RDL走线设计与工艺实现能力，在此基础上，与IPD设计企业紧密合作、协同开发，开发出高性能电感、电容、滤波器、毫米波天线等无源器件，为实现高密度、小型化的高频集成系统奠定技术基础。

演讲大纲：

    1. IPD需求

    2. TGV工艺能力

    3. 玻璃基IPD器件

    4. 总结

计红军 教授  哈尔滨工业大学（深圳）

计红军，1999至2008年在哈尔滨工业大学学习，获工学博士学位，现任哈尔滨工业大学（深圳）材料科学与工程学院教授，长期从事功率超声在微纳连接、先进电子封装互连等领域的基础和应用基础研究。主要研究方向包括超声加工原理与技术（超声辅助材料制备合成、超声金属焊接、超声辅助塑性变形、超声与材料表界面的组织-性能互相作用规律研究等）和先进电子封装互连材料与微纳连接技术（引线键合、芯片键合等）等。相关研究结果在Scripta Materialia、Ultrasonics Sonochemistry等国际高水平专业期刊上发表SCI论文70余篇、国际会议论文50余篇，在ECTC、ICEPT等电子封装国际会议上做口头报告40余次。

演讲摘要：

针对高导热/导电、低温连接、高可靠性的先进封装，芯片互连急需进一步降低工艺条件，提升互连质量和稳定性。Cu-Cu低温互连技术是未来先进封装的核心技术，相较于目前主流应用的Sn基软钎料工艺，其能够实现窄间距互连、导电导热能力更强且可靠性更好。本次报告以先进封装中的芯片低温互连技术为背景，介绍应用于先进封装互连的Cu-Cu低温互连工艺的最新研究进展及其共性工艺难点。结合课题组的研究成果，着重介绍Cu-Cu低温超声焊接工艺和基于纳米材料中间层的Cu-Cu低温互连新方法，以及Ag-Ag低温互连技术。

演讲大纲：

    1、芯片低温互连需求与挑战；

    2、Cu-Cu低温互连技术，包括用于先进封装互连的Cu-Cu低温超声焊接工艺和基于纳米材料中间层的低温互连新方法；

    3、Ag-Ag低温互连技术。